

Soluzione della prova scritta di Fondamenti di Elettronica

del 15 febbraio 2017, parte digitale

- 1) Siamo in presenza di una logica a pass-transistor con $F = \bar{A}B + A\bar{B}$. Infatti quando $A=1$ è attivo il MOS di tipo n e porta $\bar{B}$ sull'uscita; quando invece $A=0$, si attiva il pMOS e porta B in uscita
- 2) Il transistore nMOS è in grado di scaricare fino a 0, ma carica solo fino a $V_{DD}-V_T$. Il pMOS, da parte sua, carica fino a V_{DD} ma scarica solo fino a V_T . Abbiamo quindi:

A	B	F	
0	0	V_T	scarica il pMOS
0	V_{DD}	V_{DD}	carica il pMOS
V_{DD}	0	$V_{DD}-V_T$	carica il nMOS
V_{DD}	V_{DD}	0	scarica il nMOS

- 3) Per prima cosa calcoliamo il ritardo di un invertitore ad area minima che carica se stesso:

$$t_{p0} = \frac{2C_{inv}}{\beta'_n V_{DD}} F \left(\frac{V_T}{V_{DD}} \right) = 13.7ps$$

dove $F=1.98$, $C_{inv} = (1 + \varepsilon)C_{m1} = 2.48fF$ e $C_{m1} = (C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = 0.83fF$.

Passando poi al buffer, i primi 3 stadi pilotano una capacità che è il triplo della loro capacità di ingresso, mentre il quarto (che ha capacità di ingresso 3^3C_{inv}) pilota C_L . Abbiamo quindi:

$$t_{tot} = 3 \cdot 23 + t_{p0} \frac{C_L}{27C_{inv}} = 327ps$$

- 4) Avendo in ingresso un'onda quadra, tutti gli invertitori commutano ad ogni ciclo di clock e caricano/scaricano la capacità a valle; quindi:

$$P = (3C_{inv} + 9C_{inv} + 27C_{inv} + C_L)f_{CK}V_{DD}^2 = 355\mu W$$